台积电升级CoWoS封装技术,计划2027推出12个HBM4E堆栈的120x120mm芯片
-管理员
发表日期:2024/4/28 8:07:00
IT之家4月28日消息,台积电近日在北美技术研讨会上宣布,正在研发CoWoS封装技术的下个版本,可以让系统级封装(SiP)尺寸增大两倍以上,实现120x120mm的超大封装,功耗可以达到千瓦级别。根据台积电官方描述,CoWoS封装技术继任者所创建的硅中介层,其尺寸是光掩模(Photomask,也称Reticle,大约为858平方毫米)是3.3倍。CoWoS封装技术继任者可以封装逻辑电路、8个HBM3/HBM3E内存堆栈、I/O和其他芯粒(Chiplets),最高可以达到2831平方毫米,最大基板尺寸为80×80毫米。消息称AMD的InstinctMI300X和Nvidia的B200都使用这种技术。IT之家附上截图如下:台积电计划2026年投产下一代CoWoS_L,硅中介层尺寸可以达到光掩模的5.5倍,可以封装逻辑电路、12个HBM3/HBM3E内存堆栈、I/O和其他芯粒(Chiplets),最高可以达到4719平方毫米。台积电还计划在2027年继续推进CoWoS封装技术,让硅中介层尺寸达到光掩模的8倍以上,提供6864平方毫米的空间,封装4个堆叠式集成系统芯片(SoIC),与12个HBM4内存堆栈和额外的I/O芯片。广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。